• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990002463A1
    申请号:PCT/JP1989/000876
    申请日:1989-08-29
    公开日:1990-03-08
    发明作者:Toshio Kanai
    申请人:Matsushita Electric Industrial Co., Ltd.；
    IPC主号:H04N5-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称
    [0003] 同期信号分離装置
    [0004] 技術分野
    [0005] 本発明は、 高品位テレ ビジョ ン信号を映出する映像機器等の 同期信号分離装置に関するものである。
    [0006] 従来の例えば N T S C方式テレビ ジ ョ ン信号では水平同期信 号は映像信号の黒レベ 側に挿入される負極性のパ スである が、 高品位テレ ビジョ ン方式のスタジ才規格では水平同期信号 は負極性と正極性の 2つのパ /レスを組合わせたいわゆる 3値同 期信号とすることが定められている。 本発明はこの、 いわゆる 3値同期信号を正しく再生できる同期信号分離装置に関するも のである。
    [0007] 背景技術
    [0008] 第 1 図に従来の同期信号分離装置のプロ ックダイ アグラムを 示す。 第 1 図に於いて、 1 O 1 は 3値同期信号と映像信号を含 んだ複合信号を増幅する電流増幅回路、 1 0 2は電流増幅回路 1 O 1 の出力の負のピ^-クを一定の直流レベ に固定するため の ピーク ク ラ ンプ回路、 1 0 3はピーク ク ラ ンプ回路 1 0 2 の 出力が基準値よ i 低いときに所定電圧信号を出力する電圧比較 回路である。
    [0009] 以上の構成によ ]9、 電圧比較回路 1 03の出力に正極性同期信 号が得られる。 第 2図に従来の同期信号分離装置の各部の電圧 波形を示す。 第 2図を参照し、 第 1 図の従来の同期信号分離装 置の作用について説明する。 第 2図 a の複合信号は電流増幅回路 1 o 1 で増幅されピ -ク ク ラ ンプ回路 1 0 2に入力される。 ピーク ク ラ ンプ回路 1 0 2 の出力は、 3値同期信号の負ピークが O Vにク ラ ンプされる結 果第 2図 b に示すよ うに る。 この信号 b を電圧比較回路 1 03 に入力すると、 信号 bの電位と電圧比較用基準電位とが比較さ れ、 その比較出力は第 2図 C に示すものとるる。 この信号 Cは 第 2図に示す如 く、 いわゆるペデス タ の部分を含んだものと なっているが、 電圧比較の基準電位を都度調整すれば、 ぺデス タ ノレのレベ を O電位にすることができ、 電圧比較回路 1 O 3 の出力は第 2図 dに示す様に正極性のパ スだけになる。 この 出力パ ス dの o電位に立下がつた点を高品位テ レビジョ ン受 像機の同期基準として用いていた。
    [0010] すなわち、 従来例の同期信号分離装置では、 適正な高品位テ レ ビジョ ン受像機の同期基準を得るためには、 電圧比較回路の 比較基準電位の調整が必要である。 したがって基準電位の変動 ゃピ ^タ ク ラ ンブ回路の出力変動があれば、 信号伝送路の容量 成分によ 入力同期信号の波形が ¾ま つた場合に出力パ スの 幅が狭く ¾ つた 、 第 2図 cに示す様に出力にぺデス タ レの部 分が含まれ、 同期基準が再生されないという欠点が生じる。 発明の開示
    [0011] 本発明の主たる目的は、 3値同期信号の正しい同期基準を再 生することのできる同期信号分離回路を提供しよ う とするもの て' ¾> 。
    [0012] 上記目的を達成するために本発明の同期信号分離装置では、 入力複合映像信号から互いに逆相の 2つの複合映像信号を得る - δ - '
    [0013] 回路と、 この 2つの複合映像信号のペデス タ レベ を等しく させるぺデス タ ノレク ラ ンプ回路と 、 ぺデス タ ノレク ラ ンプされた 2信号が印加される 2つの差動増幅回路と、 入力複合映像信号 にも とづいてフ ロ ン ト ポ—チからバ ッ ク ポーチに跨がるパ ノレス 幅のパ ス信号を発生するパ レス発生回路とを備え、 パ ス発 生回路出力をそれぞれ差動増幅回路の他方の端子に入力し、 こ れらの差動増幅回路の出力を合成して同期基準を得るよ うに構 成したものである。
    [0014] 以上の構成によ j 、 3値同期信号の負極性と正極性の 2つの パ スを同極性の 1 対のパルス と して差動増幅回路の出力に得. 複合信号からディ ジタ 信号と して取扱い易い形で分離するこ とが出来る。 この差動増幅回路出力であると ころの 1 対のパノレ スの中央を同期基準と定めれば、 従来例に示される如き比較基 準電位の調整が不要に ]9 、 ク ラ ンプレベ が変動しても同期 基準が変動しるいという極めて優れた同期信号分離装置を提供 することができ るものである。
    [0015] 図面の簡単る説明
    [0016] 第 1 図は従来例の同期信号分離装置のプロ ッ ク ダイ アグラ ム . 第 2図は従来例の同期信号分離装置の動作説明のための波形図. 第 3図は本発明の一実施例における同期信号分離装置のプロ ッ ク ダイ アグラム 、 第 4図は第 3図に示した同期信号分離装置の 動作説明のための波形図、 第 5図は本発明の一実施例における 同期信号分離装置の具体回路図である。
    [0017] 発明を実施するための最良の形態
    [0018] 第 3図に本発明の一実施例における同期信号分離装置のプロ ックダイアグラムを、 第 4図に一実施例の同期信号分離装置に おける各部の電圧波形をそれぞれ示す。 以下、 図に基づき本発 明の一実施例について詳細 説明を行 ¾う。
    [0019] 第 3図に於いて、 1 は 3値同期信号を含んだ入力複合映像信 号を増幅する電流増幅回路、 2は電流増幅回路 1 の出力を反転 させる利得 1 の電圧増幅回路、 3は電流増幅回路 1 の出力の負 のピークを一定の直流電圧レべノレに固定するためのピーククラ ン ブ回路である。 '
    [0020] また、 4はピーク ク ラ ンプ回路3の出力の負のピーク でト リ ガされて 3値同期信号の前後のフロ ントポーチからバックポー チに跨がるパノレス幅の第 1 のパノレスを発生する第 1 のパノレス発 生回路、 5は第 1 のパ /レス発生回路 4の出力でト リ ガされて所 定パ /レス幅の第 2のパフレスを発生する第 2のパ ス発生回路、 6は第 2のパノレス発生回路 5の出力をゲ- ト電圧として用い、 電流増幅回路 1 の出力と電圧増幅回路 2の出力を入力として加 え、 ぺデスタノレ電位を等しくするぺデスタ ヌレク ラ ンプ回路であ る。 7はぺデスタ ノレク ラ ンプ回路6の第1 の出力と第1 のパノレ ス発生回路 4の出力である第1 のパ レスが印加される第 1 の差 動増幅回路、 8はペデスタ ルク ラ ンプ回路6の第2の出力と第 1 のパノレスが印加される第 2の差動増幅回路である。
    [0021] この様に構成した装置について、 各部の動作につき、 第 3図, 第 4図を参照しながら説明を行 う。
    [0022] 電流増幅回路 1 の入力及び出力は第 4図 aに示す電圧波形を 有している。 電流増幅回路 1 出力を反転する電圧増幅回路 2の 出力は第 4図 bに示す電圧波形を有している。 電流増幅回路 1 出力 aが印加される ピ ク ク ラ ンプ回路 3の出力は、 負のピー クが一定電位、 本実施例では Ο Vに保たれ第 4図 C に示す電圧 波形に る。
    [0023] 第 4図に示す如 ぐ 、 3値同期信号の前の T ≤ t≤ T 2の信号 部分をフ ロ ン ト ポ ーチ、 T 2 ≤ t T 3の信号部分を負極性同期 信号、 τ 3 s t≤ τ 4の信号部分を正極性同期信号、 T 4 t≤T 5 の信号部分をバッ クポーチと呼ぶ。 τ s t≤ τ 5がぺデス タ ノレ 期間であって、 ぺデス タ /レレべ ノレを基準に 3値同期信号が重畳 されている。
    [0024] ペデス タ ルク ラ ン ブ回路 6で行るわれるいわゆるぺデス タ ノレ ク ラ ンプは、 ピー ク ク ラ ンプと同様に、 このペデス タ ルの電位 を一定に保つ作用をいう。 尚、 その具体的な方法と して、 バッ クポーチク ラ ンプ方式とフ ロ ン ト ポーチク ラ ンプ方式がある。 第 1 のパ ^ス発生回路 4は第 4図 C に示されるよ う る ピーク ク ラ ンプ出力で ト リ ガされ、 パッ クポーチ ， フ ロ ン ト ポーチに 跨がる負極性の第 1 のパ ス d (第 4図 d ) を発生する。 第 2 のパ ス発生回路 5は第 1 のパ ス dで ト リ ガされ、 第 4図 e に示すよ うに一定パ /レス幅の正極性の第 2のパ ス e を発生す る。 この第 2 のパノレス e の発生タイ ミ ングは、 バッ クポーチ期 期である。 ぺデス タ /レク ラ ンプ回路6はその電流増幅回路 1 の 出力 a と電圧増幅回路2の出力 b を第 2のパ ス （第2図 e ) のパノレス期間だけゲー トすることによ バ ッ ク ポ ーチを Ο電位 にク ラ ンプして出力するも ので、 その出力は第 4図 f ， gにそ れぞれ示す電圧波形を有する第 1 ，第 2の出力 f , g とるる。 第 3図に示した本実施例の同期信号分離装置の具体回路図を 第 5図に示す。
    [0025] 第 5図に於いて、 1 は 3値同期信号を含んだ複合信号を増幅 する電流増幅回路であつて、 1 1 は電流を増幅するト ラ ンジス タ、 1 2は負荷抵抗である。 2は電流増幅回路 1 の出力を反転 させる利得 1 の電圧増幅回咯であって、 2 1 は第 2のト ラン ジ ス タ、 2 2は負荷とるる第2 の抵抗、 2 3は抵抗 2 2と同じ抵 抗値を持つ第3の抵抗である。
    [0026] 3は電流増幅回路1 の出力の負のピークを O Vに固定するピ ークク ラ ンプ回路であって、 1 3は入力の直流分を除去するコ ンデンサ、 1 4は電源からコ ンデ ンサ 1 3に電流を供給する抵 抗、 1 5はコ ンデ ンサ 1 3に充電々流を流し且つ放電を防ぐダ ィ ォ ド、 1 6はダイ オ ー ド 1 5 のァノ ー ド電圧を一定に保つ ために、 抵抗 1 4とダイ オ ー ド 1 5の接続点に接続された第 2 のダイオー ドである。 ダイォ ド 1 5 とダイ ォ ド 1 6が同一 特性を持てば、 導通している時には各々のカ ソ -ド電圧は等し く ¾るので、 第 1 のダイ オ ー ド 1 5の力 ソ ー ド電圧、 即ちピー クク ラ ンプ回路 3の出力電圧は O V以下に ることが無く、 従 つて出力電圧の負のピークは O Vになる。
    [0027] 4はピーク ク ラ ンプ回路 3 の出力の負のピークで ト リ ガされ て第1 のパ^スを発生する回路であって、 1 7は入力電流を制 限する抵抗、 1 8は過入力電圧を防ぐッ ニナ一ダイォ ード、 1 9はマ/レチバイ ブレ -タで入力が基準電圧以下に つた時に パ スを発生する。 5は第 1 のパ/レス発生回路 4の出力でト リ ガされて第 2 のパ スを発生する第 2 のパノレス発生回路であつ て、 マノレチバイ ブレ ータ 2 Oは入力が基準電圧以上に った時 — Ί — ' にパ スを発生する。 6は第 2 のパ ス発生回路 5 の出力をゲ ト電圧と して用いて、 電流増幅回路 1 の出力と電圧増幅回路 2の出力をク ランプするぺデス タ ノレク ランプ回路であつて、
    [0028] 2 4 ， 2 5は第3 ，第 4のト ラ ン ジス タ 、 2 6は電流制限用の 抵抗、 2 7 ， 2 8は電源から ト ラ ン ジス タ 2 4 , 2 5に電流を 供給する抵抗、 2 9 , 3 Οは入力電圧の直流分を除去するコ ン デ ンサである。 ト ラ ン ジス タ 2 4 ， 2 5 のべ スに抵抗 2 6を 介して第 2 のパノレスが入力されると、 ト ラ ン ジス タ 2 4 ， 2 5 は導通し、 コ ンデ ンサ 2 9 , 3 0はコ レク タェミ ッタを経て接 地され、 充電される。 パ スが繰] 返し入力されるので、 この 電荷が放電せずに残る結果、 2つの出力電圧はパ ス期間に Ο に¾るようにク ランプされる。 第 2 のパノレスは信号のぺデス タ 期間に存在するので、 この回路をぺデス タ ノレク ラ ンプ回路 と呼んでいる。 7 ， 8は第 1 のパノレス とぺデス タ ノレク ラ ンプ回 路 6の 2つの出力を入力する 2組の差動増幅回路であつて、
    [0029] 3 1 ， 3 2 , 3 3 ， 3 4は 2個 1 組で差動増幅を行 ¾ぅ ト ラ ン ジス タ 、 3 5は入力を制限する抵抗、 3 6 ， 3 7は電源電圧を 分割してト ラ ン ジス タ 3 1 , 3 3 のべ ス にバイ アスを与える 抵抗、 3 8 ， 3 9は電流帰還の抵抗、 4 0はト ラ ン ジス タ 3 2 , 3 4の共通負荷と る抵抗である。
    [0030] さて、 第 5図に示すように、 第 1 の差動増幅回路 7は 2つの ト ラ ン ジス タ 3 1 ， 3 2と抵抗で構成される回路である。 この ト ラ ン ジスタ 3 2のベースに第 4図 f に示す第 1 のク ランプ出 力、 他方のト ラ ン ジス タ 3 1 のべ ス に第4図 dに示す第1 の パ スが加えられる。 パノレス d の波高値が充分大きいのでパル ス dが高電位である期間はト ラ ン ジスタ 3 2は遮断され、 ト ラ ンジスタ 3 1 が導通される。 ト ラ ンジスタ 3 2が導通するのは、 正極性同期信号の電位がパ ^ス d電位を越える期間であって、 差動増幅回路 7の出力電流は第 4図 11に示すものとなる。 差動 増幅回路 8の動作も差動増幅回路 7とほぼ同様であって、 第 4 図 d , gの入力電 EE信号から第 4図 iに示す出力電流が得られ O
    [0031] 2つの差動増幅回路ァ ， 8の出力端を共通に接続して第 4図 h ， iに示す電流の和を得ることによ！）、 第 4図 j に示す様る、 出力パスレスが得られる。 この出力パ スは入力複合信号中の同 期信号が完全 矩形波であれば隙間の無い 1つのパ ス と る が、 電流増幅回路 1 にいたるまでの伝送路において波形がなま ]9正弦波に近いものと ] 、 両パ ス h , iの隙間が大き くな る。 その隙間は、 差動増幅回路の入力パ スや動作点の変動に よ j 変動する。 しかし、 ¾上に述べた装置の動作から、 出力の パ スは時間軸で見て、 その中心に対し、 対称 ¾波形を示すこ とが明らかであるから、 隙間が変動してもその時間中心は変動 しない。 信号処理によ ]3 この隙間を埋めて 1 つのパノレス とする こと、 又は隙間の期間だけのパ /レスを作ることも可能である。 ところで、 現在テレ ビジョ ン受像機の同期 A F C回路では、 平 衡形のこぎ！)波 A F C回路を採用してお] 、 同期信号と比較信 号（のこぎ] 信号 ）の位相を比較して A F Gをかけるようにし ている。 したがって上述のように2つの出力パスレス b ， iの和 のパ ス j が時間軸で対称の波形を有していれば同期回路では そのままで同期信号として利用できる。
    [0032] 尚、 2つの差動増幅回路はその動作から見て第 1 のパ スに よるゲ ト回路に他るらるい。 従って、 差動増幅回路に定電流 源と して第3の ト ラ ン ジス タを用いるも のを採用し、 第1 の ト ラ ン ジス タに複合信号を入力し、 第 2 の ト ラ ン ジス タ に固定バ ィ ァスを入力し、 笔 3 の ト ラ ン ジス タ にパ ス期間だけ駆動す る為のパ ノレスを入力すれば、 一実施例と同じ作用を行るわせ得 ^> o
    [0033] 産業上の利用可能性
    [0034] 以上のように、 3値同期信号を含む入力複合映像信号から互 いに極性が逆相の 2つの複合映像信号を得、 その 2つの複合映 像信号のペデス タ ルレべノレを等しく し、 それらのぺデス タ /レレ ベ ノレの等しい 2信号をフロ ン トポ " "チからバ ッ クポ チに亘る パ /レス幅のパルスでゲ ^"ト し、 3値同期信号の正極性 ，負極性 同期信号音成分に対応する同一極性のパ スを得、 これらの 2 パ レスの合成パ ス で 3値同期信号の同期基準を得るよ うに構 成したことによ ]9 、 3値同期信号を取扱い易い形に変えて取 出すことができる。 その結果回路定数 バラつきによ つて同期 信号の情報が狂う ことの無い、 極めて優れた高品位テレ ビジョ ン信号の同期信号分難装置を提供することができる。
    权利要求:
    Claims請 求 の 範 囲
    (1 ) 3値同期信号を含む入力複合映像信号のピ―クをク ラ ンプ する ピーク ク ラ ンプ回路と、 ピ ク ク ラ ンプ回路出力を入力 とし入力複合映像信号のフ ロ ン トポーチからバッ クポーチに 対応するパ ス幅の第 1 のパ ス信号を作成するパ ス発生 回路と、 入力複合映像信号を反転する反転回路と、 互いに逆 相の 2つの複合映像信号をぺデス タ ノレク ラ ンプするぺデスタ ノレク ラ ンプ回路と、 ぺデス タ レク ラ ンプされた第 1 の極性の 複合映像信号と前記第 1 のパ ス信号とを入力と し、 入力 3 値同期信号の正極性あるいは負極性同期信号部分の一方の信 号部分に対応する所定極性の第 2のパ ス信号を発生する第 1 の差動増幅回路と、 ぺデス タ /レク ラ ンプされた第 2の極性 の複合映像信号と前記第 1 のパ ルス信号とを入力と し、 正極 性 ，負極性同期信号部分の他方部分に対応する前記所定極性 の第 3のパ ス信号を発生する第 2の差動増幅回路とを備え ることを特徵とする同期信号分離装置。
    (2) 第 1 のパ レス信号を入力とし、 バッ ク ポ チ期間に所定パ ノレス幅の第 4のパ /レス信号を発生する第 2のパ ス発生回路 を備え、 第 4のパ ス信号をゲー ト信号と してべデスタ メレク ラ ンプ回路に供給するよ うに構成したことを特徴とする請求 の範囲 (1 )記載の同期信号分離装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US4030121A|1977-06-14|Video crispener
    US4024571A|1977-05-17|Synchronizing system employing burst crossover detection
    US5267023A|1993-11-30|Signal processing device
    EP0056464B1|1985-10-09|Pulsive noise removing apparatus
    TWI280726B|2007-05-01|Charge pump circuit and amplifier
    KR940003250Y1|1994-05-16|스위칭 집적회로를 이용한 음성 및 영상신호의 자동절환장치
    US4667235A|1987-05-19|Teletext decoder
    US4680633A|1987-07-14|Circuit and method for producing accurate dc restored video waveform, horizontal sync pulses, and vertical sync pulses
    EP0611059B1|1999-05-12|A system for DC restoration of serially transmitted binary signals
    US4110745A|1978-08-29|Analog to digital converter
    KR920009077B1|1992-10-13|다이나믹 신호 코어링 회로
    US4314377A|1982-02-02|Noise removing apparatus
    DE3138225C2|1987-12-03|
    JPH0583594A|1993-04-02|アナログ−デジタル変換装置
    EP0054943B2|1992-07-29|Power amplifier for supplying electric power to a load by switching of power supply voltage
    US4223342A|1980-09-16|Circuit for improving the frequency characteristic of a color television signal
    JP2582307B2|1997-02-19|ディジタル・アナログ変換器と共に使われるクランプ回路
    KR840001294B1|1984-09-07|합성 키잉 신호 발생장치
    US20110069236A1|2011-03-24|Method and apparatus for dc restoration using feedback
    US4095259A|1978-06-13|Video signal converting system having quantization noise reduction
    US5157359A|1992-10-20|Carrier reset fm modulator and method of frequency modulating video signals
    KR910006491B1|1991-08-26|자동 키네스코프 바이어스 제어 시스템
    US3748386A|1973-07-24|Time-base error correction system
    JP2814039B2|1998-10-22|クランプ回路
    US7460177B2|2008-12-02|Video signal clamping device
    同族专利:
    公开号 | 公开日
    US5105272A|1992-04-14|
    JPH0265470A|1990-03-06|
    KR900702703A|1990-12-08|
    JP2805762B2|1998-09-30|
    KR930003565B1|1993-05-06|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-03-08| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    优先权:
    申请号 | 申请日 | 专利标题
    JP63/216610||1988-08-31||
    JP63216610A|JP2805762B2|1988-08-31|1988-08-31|同期信号分離装置|KR9070868A| KR930003565B1|1988-08-31|1989-08-29|동기신호 분리장치|
    [返回顶部]